天眼查顯示，華虹半導(dǎo)體（無錫）有限公司“低壓超結(jié)MOSFET的工藝方法”專利公布，申請公布日為2024年10月11日，申請公布號為CN118762996A。 

本發(fā)明提供一種低壓超結(jié)MOSFET的工藝方法，在第一導(dǎo)電類型的襯底上外延形成第一導(dǎo)電類型的外延層；利用離子注入的方法在外延層表面形成第二導(dǎo)電類型的體區(qū)，之后對體區(qū)進(jìn)行熱擴(kuò)散推進(jìn)；在體區(qū)上形成硬掩膜層和光刻膠層；光刻打開光刻膠層以定義出柵溝槽的形成位置，之后利用各向異性刻蝕的方法在硬掩膜層上形成開口至外延層上，以硬掩膜層為掩膜刻蝕開口底部的外延層以形成第一柵溝槽，第一柵溝槽從外延層的上表面向下延伸穿過體區(qū)；沿第一柵溝槽延伸方向的垂直方向回推刻蝕外延層形成第二柵溝槽，從而使得第二柵溝槽縮進(jìn)硬掩膜層之內(nèi)；在柵溝槽表面形成離子注入保護(hù)層。本發(fā)明可以避免在柱體區(qū)注入時(shí)體區(qū)和柱體區(qū)在溝道區(qū)連接在一起。